明細書

化合物半導体エピタキシャル基板の製造方法

技術分野

本発明は、化合物半導体エピタキシャル基板の製造方法に関する。詳細には、本発明は、凹状欠陥の少ない化合物半導体エピタキシャル基板の製造方法に関する。

背景技術

従来の気相エピタキシャル成長法、特に有機金属熱分解法(MOCVD法)により単結晶基板上にエピタキシャル層を成長させる場合、エピタキシャル層の表面に、凸状欠陥または凹状欠陥が生じることがあった。

凸状欠陥は、涙状欠陥、ヒロックと称されるものであり、欠陥の直径は約10μm~約30μmであり、高さは数十nmである。凸状欠陥は、デバイス作製を不可能するものではないが、場合によっては、凸状欠陥は、作製工程で使用されるフォトマスクを損傷させたり、パターンにずれを生じさせることがあった。凸状欠陥の発生を抑制するため、単結晶基板のオフ角を制御する方法(例えば、特開平2-239188号公報、特開平8-78348号公報)が提案されている。

一方、凹状欠陥は、欠陥の直径が数 μmであり、深さが単結晶基板とエピタキシャル層の界面近傍に到達するものである。凹状欠陥がある化合物半導体エピタキシャル基板からデバイスを製作した場合、デバイスの歩留りが低下する。

また、前記の、凸状欠陥の発生を抑制する方法では、凹状欠陥を低減することは困難であった。

発明の開示

本発明の目的は、凹状欠陥の少ない化合物半導体エピタキシャル基板の製造方法を提供することにある。

本発明者等は、凹状欠陥の発生を抑制することについて鋭意検討を重ねた結果、本発明を完成した。

すなわち本発明は、 | n P単結晶基板に、または | n P単結晶基板と格子整合するエピタキシャル層に、V/III 比: 10~100、成長温度: 630℃~700℃、成長速度: 0.6 μm/h~2 μm/hの条件下、エピタキシャル成長により、 | n G a A s 層を形成する工程を含む、化合物半導体エピタキシャル基板の製造方法を提供する。

さらに本発明は、上記方法により得られる化合物半導体エピタキシャル基板を提供するものである。

発明の効果

本発明の化合物半導体エピタキシャル基板の製造方法によれば、凹状欠陥の少ない化合物半導体エピタキシャル基板が得られる。

また、本発明の方法によれば、化合物半導体エピタキシャル基板の凹状欠陥生成を抑制することができる。

図面の簡単な説明

図1は、本発明の製造方法により得られる化合物半導体エピタキシャル基板の断面図 を示す。

図2は、実施例1により得られた化合物半導体エピタキシャル基板の断面図を示す。

図3は、実施例1により得られた化合物半導体エピタキシャル基板表面の写真である。

図4は、実施例1により得られた化合物半導体エピタキシャル基板のInGaAs層のIn組成分布を示す。

図5は、実施例2により得られた化合物半導体エピタキシャル基板の In GaAs層の In組成分布を示す。

図6は、比較例2により得られた化合物半導体エピタキシャル基板表面の写真である。 図7は、InGaAs層の成長温度と、得られる化合物半導体エピタキシャル基板の 表面欠陥密度の関係を示す。

図8は、InGaAs層の成長速度と、得られる化合物半導体エピタキシャル基板の 表面欠陥密度の関係を示す。

図9は、InGaAs層の成長時のV/III比と、得られる化合物半導体エピタキシャル基板の表面欠陥密度の関係を示す。

発明を実施するための最良の形態

化合物半導体エピタキシャル基板の製造方法

本発明の化合物半導体エピタキシャル基板の製造方法を、図1により説明する。図1は、前記製造方法により得られる化合物半導体エピタキシャル基板(以下、「エピタキシャル基板」と省略することがある。)1を示し、エピタキシャル基板1は、InP基板2、任意のInP層3、InGaAs層4および任意のInP層5をこの順序で含む。

In P基板2は、例えば、オフ角(面方位(100)からずれ)が約5°以下、好ましくは0.5°以下の単結晶基板である。In P基板2は、エピタキシャル層の不純物取り込み量を制御すること、また半導体レーザ用途の観点から、オフ角が約0°の基板

(ジャスト基板)が好ましい。また、基板の面方位精度は±0.05°以内であることが好ましい。

In P基板2の上に、In P基板2と格子整合する層(例えば、図1中のIn P層3)を形成することが好ましい。In P基板2と格子整合するエピタキシャル層としては、例えば、In P、In GaAs、In AlAs、In GaAs P、GaAs S bが挙げられる。In P基板2と格子整合する層は、MOC V D、分子線エピタキシー(Molecular Beam Epitaxy)(以下、MBEという。)のような気相成長法により形成すればよい。In P基板2の気相成長は、公知の条件で行えばよい。

InGaAs層4は、InP基板2の上に、またはInP基板2の上に形成され、InP基板2と格子整合する、任意のエピタキシャル層の上に、形成される。InGaAs層4は、例えば、MOCVD、MBEのような気相成長法により形成すればよく、好ましくはMOCVDにより形成される。

In GaAs層4の気相成長における V/III 比は、10以上、好ましくは50以上であり、また100以下、好ましくは70以下である。 V/III 比が前記範囲内であると、凹状欠陥の少ないエピタキシャル基板が得られる。 V/III 比が10未満になると、エピタキシャル層に V 族空孔が発生したり、III 族元素が V 族サイトを占めるアンチサイト欠陥が発生する。 V 族空孔の発生は、V 族元素が不足することが影響していると推察される。 V/III 比は、III - V 族エピタキシャル基板作製における、V 族原料と III 族原料の供給量の比である。 例えば、気相成長法では、原料である有機金属は、ボンベやバブラーから気体の状態で供給される。

ボンベを使う場合、原料ガスの供給量は、供給ラインに設置されたマスフローコントローラーのような流量制御装置によって制御すればよい。このときの原料ガスの供給量は、(ボンベ内の原料ガス濃度)×(原料ガス流量)で表される。

バブラーを使う場合、原料ガスの供給量は、バブラーにキャリアガスを供給するための供給ラインに設置されたマスフローコントローラーのような流量制御装置によって制御すればよい。このときの原料ガスの供給量は、(キャリアガス流量)×(バブラー内原料蒸気圧)/ (バブラー内圧) で表される。

V族原料は、例えば、水素化砒素(AsH₃など)がある。III 族原料は、例えば、トリメチルインジウム(TMIn)のようなインジウム化合物;トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)のようなガリウム化合物などである。ガリウム化合物は、好ましくはTMGaである。TMGaを用いることにより、インジウム(In)の面内分布が均一なエピタキシャル層をもつエピタキシャル基板が得られる。

InGaAs層4の気相成長の温度は、630℃以上、好ましくは640℃以上、より好ましくは650℃以上であり、また700℃以下、好ましくは680℃以下、より好ましくは670℃以下である。温度が前記範囲であると、凹状欠陥の少ないエピタキシャル基板が得られる。

In GaAs層4の気相成長の成長速度は、0.6μm/h以上、より好ましくは0.8μm/h以上であり、また2μm/h以下、好ましくは1.2μm/h以下である。 成長速度は、原料ガスの供給量を変更することにより調整すればよい。

本発明の化合物半導体エピタキシャル基板の製造方法では、InGaAs層4の上に、さらに層を形成してもよく、例えば、InP層5を形成してもよい。InP層5は、例えば、MOCVD、MBEのような気相成長法により形成すればよい。

化合物半導体エピタキシャル基板の凹状欠陥の生成抑制方法

本発明の化合物半導体エピタキシャル基板の凹状欠陥の生成抑制方法は、単結晶 I n P 基板の上に I n G a A s 層を、MOC V D、MB E のような気相成長法により、前記 (V/III 比、温度、成長速度、 I n 原料、 G a 原料、 A s 原料) と同じ条件で形成す

ることで凹状欠陥の生成を抑制する。単結晶 I n P基板には、オフ角が約5°以下、好ましくは0.5°以下の単結晶基板などを用いればよい。

化合物半導体エピタキシャル基板

本発明の化合物半導体エピタキシャル基板は、図1に示すように、例えば、InP基板2、任意のInP層3、InGaAs層4、任意のInP層5をこの順序に含む。

In P基板 2 は、例えば、厚さが約 2 5 0 μ m以上、約 7 0 0 μ m以下である。 In P層 3 を含むエピタキシャル基板の場合、 In P層 3 の厚さは、例えば、約 0 μ m以上、約 3 μ m以下である。 In Ga As 層 4 は、例えば、厚さが約 0. 1 μ m以上、約 6 μ m以下、 In 組成(In 含有率)が約 0. 5 1 以上、好ましくは約 0. 5 2 以上であり、また約 0. 5 3 以下である。また In P層 5 を含むエピタキシャル基板の場合、 In P層 5 の厚さは、例えば、約 0 μ m以上、約 2 μ m以下である。

化合物半導体エピタキシャル基板は、例えば、前記の化合物半導体エピタキシャル基板の製造方法により得られる。

実施 例

以下、本発明を実施例により詳細に説明するが、本発明はこれらの実施例により限定されるものではない。

実施例1

図2に示す層構造のp-i-nダイオード製造用の化合物半導体エピタキシャル基板1'を下記にて製造した。

MOCVD薄膜作製装置内に、面方位(100)のジャスト基板であり、面方位精度が±0.05°以内であり、かつ直径が約8cmである | n P基板2'を置いた。

装置内を660℃に昇温し、 PH_3 ガスを導入して、InP基板2'を表面処理した後、原料としてTMInを用いて、InP基板2の上に、厚さ1 μ mのInP層3'を形成した。 PH_3 ガスに替えて AsH_3 ガスを導入し、原料:TMIn及びTEGa、<math>V/III比:70、成長温度:660℃、成長速度:1 μ m/ μ hの条件で、厚さ3 μ mの μ InGaAs Base As Base As Base Bas

得られたエピタキシャル基板の(InP層5'の)表面は、良好であり、凹状欠陥は 観察されなかった。表面の写真を図3に示す。表面観察は微分干渉顕微鏡を用いて行っ た。得られたエピタキシャル基板のInGaAs層4のIn組成分布を図4に示した。 図4中、縦軸はIn組成(含有率(%))である。In組成分布は高分解能X線装置に より求めた。

実施例2

InGaAs層4の形成に使用したGa原料を、TEGaからTMGaに変更した以外、実施例1と同じ操作を行って、エピタキシャル基板を得た。

得られたエピタキシャル基板の表面は、良好で、凹状欠陥は観察されなかった。得られたエピタキシャル基板の I n G a A s 層 4 の I n 組成分布を図 5 に示す。

実施例3

In GaAs層4の形成条件を、V/III比:20、成長温度:690℃、成長速度:2 μm/hに変更した以外、実施例2と同じ操作を行って、エピタキシャル基板を得た。得られたエピタキシャル基板の表面は、良好で、凹状欠陥は観察されなかった。

比較例1

InGaAs層4の形成条件を、V/III比:70、成長温度:620℃、成長速度:1μm/hに変更した以外、実施例1と同じ操作を行って、エピタキシャル基板を得た。得られたエピタキシャル基板の表面は、不良であり、多くの凹状欠陥が観察された。

比較例2

InGaAs層4の形成条件を、V/III比:70、成長温度:660℃、成長速度:3μm/hに変更した以外、実施例1と同じ操作を行って、エピタキシャル基板を得た。得られたエピタキシャル基板の表面は、不良であり、多くの凹状欠陥が観察された。表面の写真を図6に示す。

比較例3

InGaAs層4の形成条件を、V/III比:120、成長温度:660℃、成長速度:1μm/hに変更した以外、実施例2と同じ操作を行って、エピタキシャル基板を得た。得られたエピタキシャル基板の表面は、不良であり、多くの凹状欠陥が観察された。

試験例1

MOCVD薄膜作製装置内に、面方位(100)のジャスト基板であり、面方位精度が±0.05°以内であり、かつ直径が約8cmである1nP基板2'を置いた。

装置内を660℃に昇温し、 PH_3 ガスを導入して、InP基板2'を表面処理した後、原料としてImP の上に、ImP を表面処理した形成した。ImP がスに替えてImP の上に、ImP が、ImP にない、ImP が、ImP にない。ImP にない、ImP にない、Im

厚さ3 μ m、I n組成0. 53O I n G a A s B 4 ' を形成した。次に、A s H_3 ガスに替えて PH_3 ガスを導入し、厚さ1 μ mのI n P B 5 ' を形成した。成長温度を前記範囲内で変更して、それぞれ、エピタキシャル基板1 ' を得た。

得られたエピタキシャル基板の(InP層5'の)表面の凹状欠陥密度を図2に示す。 凹状欠陥密度は、表面欠陥測定装置(Surfscan6220)により測定した。

試験例2

In GaAs層4の形成条件を、V/III比: 63.4、成長温度: 650℃、成長速度: 0.5~3 µm/hに変更した以外、試験例1と同じ操作を行った。成長速度を前記範囲内で変更して、それぞれ、エピタキシャル基板を得た。得られたエピタキシャル基板の表面の凹状欠陥密度を図3に示す。

試験例3

InGaAs層4の形成条件を、V/III比:30~112、成長温度:650℃、成長速度:1μm/hに変更した以外、試験例1と同じ操作を行った。V/III比を前記範囲内で変更して、それぞれ、エピタキシャル基板を得た。得られたエピタキシャル基板の表面の凹状欠陥密度を図4に示す。

請求の範囲

- 1. | n P P 詳結晶基板の上、または | n P 詳結晶基板と格子整合する層の上に、エピタキシャル成長により、| V | | 比: $| 1 0 \sim 1 0 0$ 、成長温度: $| 6 3 0 \% \sim 7 0 0 \%$ 、成長速度: $| 0 . 6 \mu m / h \sim 2 \mu m / h$ の条件下、| n GaAs 層を形成する工程を含む、化合物半導体エピタキシャル基板の製造方法。
- 2. In P単結晶基板は、面方位(100)方向で、面方位精度±0.05°以内である請求項1の方法。
- 3. エピタキシャル成長は、MOCVDにより行われる請求項1または2記載の方法。
- 4. エピタキシャル成長に用いるガリウム原料は、トリメチルガリウム、トリエチルガ リウムである請求項1~3のいずれか記載の方法。
- 5. エピタキシャル成長に用いるインジウム原料は、トリメチルインジウムである請求 項1~4いずれかに記載の方法。
- 6. エピタキシャル成長に用いる砒素原料は、水素化砒素である請求項1~5いずれか に記載の方法。
- 8. 請求項1~6いずれかに記載の方法により得られる化合物半導体エピタキシャル基板。

図 1




図 2







図 3

	;


 $200\,\mu$ m









 $200\,\mu$ m







INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/016905

		101/012	0017020300
A. CLASSIFICA	ATION OF SUBJECT MATTER H01L21/205		
According to Inte	rnational Patent Classification (IPC) or to both national c	lassification and IPC	
B. FIELDS SEA	ARCHED entation searched (classification system followed by class	sification symbols)	
Int.Cl7	H01L21/205		
i	earched other than minimum documentation to the extent Shinan Koho 1922–1996 Toro	that such documents are included in the	fields searched 1994–2005
Kokai Ji	tsuyo Shinan Koho 1971-2005 Jits	suyo Shinan Toroku Koho	
Electronic data ba	ase consulted during the international search (name of da	ta base and, where practicable, search te	rms used)
C. DOCUMEN	TTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appr		Relevant to claim No.
X Y	D.KEIPER et al., Metal organic phase epitaxy (MOVPE) growth of InGaAs using tertiarybutylarsi tertiarybutylphosphine(TBP) ir JOURNAL OF CRYSTAL GROWTH, Vol pages 256 to 262, Full text	of InP and .ne(TBA) and n N2 ambient.	8 1-7
Y	JP 9-213641 A (Oki Electric I Ltd.), 15 August, 1997 (15.08.97), Par. No. [0015] & EP 789386 A2 & US & KR 97063463 A	ndustry Co., 5994158 A	1-7
[X] poster t	- West and listed in the continuation of Roy C	See patent family annex.	
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report	
18 Jan	nuary, 2005 (18.01.05)	01 February, 2005	(01.02.05)
Name and mail	ing address of the ISA/ ese Patent Office	Authorized officer	
D		Telephone No.	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/016905

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 4-177881 A (Fujitsu Ltd.), 25 June, 1992 (25.06.92), Claims 1, 2; page 3, lower left column, line 15 to page 5, upper left column, line 10 (Family: none)	8
A	JP 6-20966 A (Hitachi Cable, Ltd.), 28 January, 1994 (28.01.94), Par. Nos. [0017] to [0019] (Family: none)	1-8
A	JP 8-64614 A (Mitsubishi Electric Corp.), 08 March, 1996 (08.03.96), Par. Nos. [0085], [0086] (Family: none)	1-8

HM:442-12-		0 17 0 1 0 3 0 3	
A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl ⁷ H01L21/205			
B. 調査を行った分野			
調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl' H01L21/205			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-19	0.0.6.年		
日本国公開実用新案公報 1971-20	•		
日本国登録実用新案公報 1994-20 日本国実用新案登録公報 1996-20			
国際調査で使用した電子データベース(データベースの名称、		-	
国際側直で使用した電子ノーグ・・一へ(ノーグ・・一への名称、	胸重に使用 した用品		
引用文献の	•	関連する	
カテゴリー* 引用文献名 及び一部の箇所が関連すると		請求の範囲の番号	
D. KEIPER, et. al. Metal organic vapo growth of InP and InGaAs using te		8	
Y tertiarybutylphosphine(TBP) in N2		1-7	
JOURNAL OF CRYSTAL GROWTH, Vol. 204	i, 1999, p. 256–262		
全文			
	· .		
	·	, ,	
区欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す	の日の後に公表された文献 「T」国際出願日又は優先日後に公表:	the testages to an	
40	出願と矛盾するものではなく、		
「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの	の理解のために引用するもの「X」特に関連のある文献であって、	当該文献のみで発明	
「L」優先権主張に疑義を提起する文献又は他の文献の発行の新規性又は進歩性がないと考えられるもの			
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献(理由を付す) 上の文献との、当業者にとって自明である組合せに			
「O」口頭による開示、使用、展示等に言及する文献よって進歩性がないと考えられるもの			
国際調査を完了した日 18.01.2005	国際調査報告の発送日 01.2.	2005	
国際調査機関の名称及びあて先	特許庁審査官(権限のある職員)	4R 9169	
日本国特許庁 (ISA/JP) 郵便番号100-8915	· 今井 拓也 	<u> </u>	
東京都千代田区段が関三丁目4番3号	電話番号 03-3581-1101	内線 3469	

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 9-213641 A (沖電気工業株式会社) 1997.08.15, 【0015】 &EP 789386 A2 &US 5994158 A &KR 97063463 A	1-7
X	JP 4-177881 A(富士通株式会社) 1992.06.25, 特許請求の範囲第1、2項、第3頁左下欄第15行-第5頁左上欄 第10行 (ファミリーなし)	8
. A	JP 6-20966 A (日立電線株式会社) 1994.01.28, 【0017】-【0019】 (ファミリーなし)	1-8
A .	JP 8-64614 A (三菱電機株式会社) 1996.03.08, 【0085】【0086】 (ファミリーなし)	1-8
		,
		·